L2: Entry 3 of 13

File: JPAB

Oct 28, 1994

PUB-NO: JP406302597A

DOCUMENT-IDENTIFIER: JP 06302597 A

TITLE: FABRICATION OF SEMICONDUCTOR DEVICE

PUBN-DATE: October 28, 1994

INVENTOR-INFORMATION:

NAME

COUNTRY

SUGIURA, KAZUHIRO

INT-CL (IPC): H01L 21/3205; H01L 21/90

ABSTRACT:

PURPOSE: To increase the yield while enhancing the reliability of wiring by selecting an insulation film containing no oxygen as an underlying film of organic SOG when the interlayer insulation film is flattened by etching back the organic SOG thereby suppressing the fluctuation in the etching rate of the organic SOG and forming an interlayer insulation film excellent in flatness.

CONSTITUTION: A metal wiring 2 is formed on a semiconductor substrate 1 including a semiconductor device followed by deposition of silicon nitride 3. It is then spin coated with an organic SOG 5 and fired and then the semiconductor substrate is etched back and made smooth. Thereafter, second silicon oxide is deposited thereon.

L1: Entry 3 of 13

File: DWPI

Oct 28, 1994

DERWENT-ACC-NO: 1995-017198

DERWENT-WEEK: 199503

COPYRIGHT 2004 DERWENT INFORMATION LTD

Lord

TITLE: Semiconductor device prodn. - by applying silicon oxide film over smooth

organic SOG film which is deposited by rotatory application process

PRIORITY-DATA: 1993JP-0086553 (April 13, 1993)

Search Selected

Search ALL

Clear

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES MAIN-IPC

JP 06302597 A

October 28, 1994

003

H01L021/3205

INT-CL (IPC): H01L 21/3205; H01L 21/90

ABSTRACTED-PUB-NO: JP 06302597A

BASIC-ABSTRACT:

The procedure involves deposition of metal wiring layers (2) over a semiconductor substrate (1). These layers are deposited over selected portions of the surface of the substrate. The wiring layers are then covered with a silicon nitride film (3), followed by the deposition of a organic SOG film (5). The deposition of organic SOG film is carried out by rotatory application method, and the SOG film is baked. A portion of this baked organic SOG film is etched out, thereby providing a smooth surface. Over this smoothed SOG film, a silicon oxide film (6) is applied, thereby obtaining the semiconductor device.

ADVANTAGE - Raises manufacturing yield. Improves reliability of wiring process. Provides flattened layer to layer insulating film.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-302597

(43)公開日 平成6年(1994)10月28日

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/3205

21/90

Q 7514-4M

7514-4M

H01L 21/88

K

審査請求 未請求 請求項の数1 OL (全 3 頁)

(21)出願番号

(22)出願日

特顯平5-86553

(71)出願人 000002325

セイコー電子工業株式会社

平成 5年(1993) 4月13日

東京都江東区亀戸6丁目31番1号

(72)発明者 杉浦 和弘

東京都江東区亀戸6丁目31番1号 セイコ

一電子工業株式会社内


(74)代理人 弁理士 林 敬之助

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 有機系SOGのエッチバックを用いた層間絶 緑膜の平坦化において、有機系SOGの下地膜を膜中に 酸素を含まない絶縁膜を選択することによりエッチバッ ク時の有機SOGのエッチング速度の変化を抑え、平坦 性に優れた層間絶縁膜を形成することにより、歩留りの 向上及び配線の信頼性を向上させる。

【構成】 半導体装置を含む半導体基板1上に金属配線2を形成した後、シリコン窒化膜3を堆積する。この上方より有機系SOG5を回転塗布、焼成により形成した後、前記半導体基板をエッチバックして平滑にし、この後、第2シリコン酸化膜6を形成する。



【特許請求の範囲】

7

【請求項1】 多層金属配線構造を有する半導体装置の 層間絶縁膜の平坦化方法で金属配線上にシリコン窒化膜 を堆積する工程、その上に有機系SOGを回転途布・焼 成して形成する工程およびドライエッチングによりエッ チバックを施し、表面を平滑にする工程、さらに層間絶 縁膜としてシリコン酸化膜を堆積することを特徴とする 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に関し、多層金属配線の層間絶縁膜の平坦化工程に関す るものである。

[0002]

【従来の技術】従来の製造方法について、図2(a)~ (d)の図面に基づいて説明する。図2(a)は、半導 体装置を含む半導体基板1上に金属配線2を形成した縦 断面図である。図2(b)は、上記半導体装置を含む半 導体基板1においてプラズマCVD法を用いて形成した 第1シリコン酸化膜4である。図2(b)5は前記シリ 20 コン酸化膜上に回転塗布法により堆積焼成して形成した 有機系スピオングラス (Spin On Glass 以下、SOGと 略す) 5である。

【0003】図2(c)は上記半導体装置を含む半導体 基板1をプラズマを用いたドライエッチング法によりエ ッチバックを施した後の縦断面図である。図2(d)は 上記半導体装置を含む半導体基板上にプラズマCVD法 により形成した第2シリコン酸化膜である。

[0004]

【発明が解決しようとする課題】従来の製造方法によれ 30 ば、有機系SOG5をエッチバックしていくと、下地の 第1シリコン酸化膜4の露出面積の増加にともない有機 系SOG5のエッチング速度が著しく上昇してしまう。 このため本来、相関絶縁膜の平坦化という意味から最も 平坦化が要求される狭い配線間スペースの有機系SOG 5が消失してしまい、良好な平坦性が得られない。この ため、第2シリコン酸化膜6に接続孔を開孔し、第2シ リコン酸化膜6の上に金属配線を形成する場合、金属配 線の段差被覆性の低下による金属配線の段切れや電流容 量の低下による導通時の断線あるいは急峻な段差部での 40 【符号の説明】 エッチング残渣による配線間の短絡等が生じ、歩留りの 低下及び配線の長期信頼性の問題となっていた。

[0005]

【課題を解決するための手段】上記課題を解決するため に、本発明は有機系SOGのクラック発生防止のため、 従来、金属配線上にプラズマCVD法によりシリコン酸 化膜を堆積していたのに変え、プラズマCVD法により

膜中に酸素を含まないシリコン窒化膜を堆積することに した。

[0006]

【作用】上記のような製造方法を用いると、有機系SO Gのエッチバック時にシリコン窒化膜が露出しても有機 系SOGのエッチング速度は変化しない。これはシリコ ン窒化膜中に酸素が含まれていないため、有機系SOG への酸素アシストがないためである。このため、狭い配 線間スペースでも有機系SOGが残るため平坦性に優れ た層間絶縁膜を形成することができる。よって、前記層 間絶縁膜上に形成される金属配線の段差被覆性の向上や エッチング残渣の発生がなくなることで歩留りの向上及 び長期信頼に対する改善が期待できる。

[0007]

【実施例】以下に、本発明の半導体装置の製造方法の実 施例を図面に基づいて説明する。 図1 (a) は、半導体 装置を含む半導体基板1上に金属配線2を形成した縦断 面図である。図1(b)は、上記半導体装置を含む半導 体基板上にプラズマCVD法により、シリコン窒化膜3 を堆積した後、その上方に回転塗布法、焼成を経て形成 された有機系SOG膜5である。図1(c)は、上記半 導体装置を含む半導体基板1をプラズマドライエッチン グによりエッチバックを施し、半導体装置表面を平坦化 した縦断面図である。図1 (d)は、上記半導体装置を 含む半導体基板1上にプラズマCVD法により第2シリ コン酸化膜6を堆積した場合の縦断面図である。

[0008]

【発明の効果】本発明は、以上説明したように有機系S OGの下地膜としてプラズマCVD法により、シリコン 窒化膜を用いることにより、有機系SOGのエッチバッ ク時に有機系SOGの増速的なエッチング速度の変化を 抑制することにより、平坦性に優れた層間絶縁膜を形成 できる。

【図面の簡単な説明】

【図1】(a)~(d)は本発明にかかる平坦性に優れ た層間絶縁膜を形成するための半導体装置の製造方法の 工程順断面図である。

【図2】(a)~(d)は従来の製造工程の工程順断面 図である。

- 1 半導体装置を含む半導体基板
- 2 金属配線
- 3 シリコン窒化膜
- 4 第1シリコン酸化膜
- 5 有機系SOG
- 6 第2シリコン酸化膜

